近日，国际集成电路设计自动化领域顶级会议IEEE/ACM International Conference on Computer-Aided Design（ICCAD 2026）正式公布录用结果。性交视频 集成电路科学与工程性交视频 共有2篇论文成功入选，研究方向覆盖芯片架构侧信道安全、模拟电路智能设计等国际前沿领域。ICCAD由IEEE与ACM联合主办，是电子设计自动化（EDA）领域历史最悠久、最具影响力的国际顶级学术会议之一，长期引领全球集成电路设计理论、方法与EDA技术的发展方向。
文章导读
LazyLeak: Software Covert Channels based on Lazy Memory Allocation Mechanisms
现代计算系统采用各种硬件和软件优化技术来提升性能，却不可避免地引入时间信道攻击。过去的二十年中，时间信道被用于跨隔离边界窃取敏感数据，对系统安全构成重大威胁。大多数研究聚焦于通过硬件缓存构建时间信道，且随着缓存分区和随机化等先进技术的提出，硬件层面的时序泄露风险得到一定缓解。然而，即使在假设硬件无信息泄露的前提下，更高层级的系统组件的安全性仍然值得研究。
图1 LazyLeak的攻击过程概述
研究团队发现现代操作系统中普通存在的一项基本优化—惰性内存分配（Lazy Memory Allocation, LMA）—暴露出一个此前被忽视的安全漏洞。LMA的原理是将物理页的分配推迟到进程首次请求时才进行，从而减少内存碎片化和提高内存利用率。然而，我们发现惰性页面访问期间的页故障处理路径会引入可测量的延迟差异。基于这一观察，我们设计了LazyLeak，这是一种与硬件结构无关，纯粹的软件时间隐蔽信道，可绕过当前所有的防御措施且适用于各种硬件平台。
图3 LazyLeak与相关工作对比
LazyLeak利用内存映射中的惰性分配实现了3种隐蔽信道。实验结果表明，其传输速率超过500 Kb/s，且误码率仅为0.15%，可媲美部分硬件信道的性能。我们还演示了其跨进程和跨沙盒泄露能力，并评估了其在噪声环境下的高鲁棒性。最后，为应对该风险，我们提出了相应的缓解措施。
南邮集成电路设计与硬件安全团队老师陈聪聪为论文第一作者，张吉良教授为论文通讯作者。本研究得到了国家自然科学基金联合基金重点项目的支持。
文章导读
AnalogRetriever：Learning Cross-Modal Representations for Analog Circuit Retrieval
在传统模拟电路设计中，工程师需要耗费大量时间查阅参考资料、搭建电路并反复验证，效率较低。针对这一问题，本工作提出一个专为模拟电路设计的搜索引擎。该框架首次将模拟电路的文本、原理图和网表三种模态映射到统一的语义空间，实现了跨模态检索。此外，该检索框架天然适配 RAG 流程，可以作为多模态知识库为大模型生成提供可靠的参考依据，有效提升LLM生成电路质量。
图4 本工作动机示意(a) 传统模拟电路设计流程；(b) 所提出的AnalogRetriever驱动流程
针对网表、原理图和文本三种不同模态的输入，本工作分别采用端口感知RGCN、ViT和Transformer三类编码器，将不同模态数据映射至统一的语义嵌入空间，并基于难负例挖掘的三阶段课程学习策略，确保模型能够区分不同电路之间的语义差异，从而实现精准的跨模态检索。实验结果显示，AnalogRetriever在跨模态检索任务中的平均准确率达到75.2%，较现有方法提升超过15倍；集成到大语言模型后，能够有效修正生成电路的拓扑错误。此外，团队开源了训练中使用的高质量开源三模态数据集，目前累计下载量已超过2万次。
图5 跨模态检索性能对比
图6 有无检索增强的大模型电路生成对比
本工作与清华大学、香港大学、剑桥大学合作完成，性交视频 郭宇锋教授团队的青年教师王静为共同通讯作者。本研究得到国家自然科学基金（项目号：U23B2042、62334003）、南京市科技计划项目（项目号：202309003）及性交视频 引进人才自然科学研究启动基金（项目号：NY225066）的支持。
撰稿：陈聪聪、王静 编辑：吴中慧 审核：张吉良
